要背的整理

1

摩尔定律：1965年摩尔，芯片上晶体管数量每年翻一番，1970年减慢成每18个月翻一番

计算机的性能指标：

• 吞吐量TP
• 响应时间
• 处理机字长
• 总线宽度
• 存储器容量
• 存储器带宽 MB/s
• 主频/时钟周期
• CPU执行时间：CPU时钟周期数xCPU时钟周期
• CPI：每条指令周期数
• MIPS：平均每秒执行多少百万条定点指令数
• FLOPS：每秒执行浮点操作的次数，用来衡量机器浮点操作的性能

硬件构成：运算器、控制器、存储器、输入输出设备、总线

冯诺依曼结构：存储程序并按地址顺序执行

取指周期-指令流，执行周期-数据流

2

原码和反码有+0和-0？什么的，补码只有0

奇校验C非=1、偶校验C=1

溢出：00正无溢出，01正溢出，10负溢出，11负无溢出

全加器&进位加法器

浮点数运算：0操作数检查、对阶、尾数加减运算、结果规格化

3

程序的局部性原理：在某一段时间频繁访问某一局部的存储器空间，而对此范围以外的地址空间则很少访问的现象

时间局部性：最近被访问的信息很可能还要被访问

空间局部性：最近被访问的信息的临近地址信息可能被访问

多级存储器：cache、主存、外存

ROM只读，RAM随机（两者访问都是随机的）

存储容量=存储字数（存储单元数）x存储字长

1B=8bit

DRAM需要刷新：集中刷新、分散刷新、异步刷新

双端口存储器：两组相互独立的读写控制电路

多模块交叉存储器：顺序方式、交叉方式
$$
t=mT\
t=T+(m-1)t_0
$$
m：连续读取字数，T（一个字的）存储周期，t0总线传送周期

cache命中率P93

映射方式：全相联、直接映射、组相联

cache替换策略：LFU（换出访问次数最少）、LRU（换出长久未访问）、随机替换

cache写操作策略：写回法、全写法、写一次法

cache完全硬件完成，虚拟存储器需要软件（操作系统）配合

虚存：页式虚拟存储器，段式虚拟存储器、段页式虚拟存储器

4

指令格式：操作码OP、地址码字段

单字长指令：指令字长=机器字长

半字长指令：指令字长=机器字长/2

双字长指令：指令字长=机器字长*2

二地址指令中指令格式：RR型，SS型，RS型（操作数一个在寄存器，一个在存储器）

指令寻址方式：顺序寻址、跳跃寻址

操作数寻址方式：

• 隐含寻址：操作数在专用寄存器

• 立即寻址：操作数=A

• 直接寻址：EA=A

• 间接寻址：EA=(A)

• 寄存器寻址：EA=R

• 寄存器间接寻址：EA=(R)

• 偏移寻址：EA=A+(R)

  相对寻址：EA=A+(PC) 隐含的专用寄存器是PC

  基址寻址：专用寄存器含有一个存储器地址（并行什么的？）

  变址寻址：地址域引用一个主存地址（数组操作）

• 段寻址：EA=A+(R) 实质基址

• 堆栈寻址：EA=栈顶

RISC/CISC特点

5

CPU=运算器（ALU+DR+PSWR+通用寄存器）+控制器（PC+IR+OC操作控制器+指令译码器+时序产生器）

主要寄存器：DR数据缓冲寄存器、IR指令寄存器、PC程序计数器、AR数据地址寄存器、通用寄存器、PSWR程序状态字寄存器

数据通路：许多寄存器之间传送信息的通路

操作控制器：在各寄存器间建立数据通路

操作控制器分为硬布线控制器、微程序控制器

指令周期：取出一条指令并执行这条指令的时间

CPU周期=机器周期：用内存中读取一个字的最短时间规定CPU周期

时钟周期T：处理操作的最基本单位

单周期CPU：在一个T内完成从指令取出到得到结果的所有工作

多周期CPU：把指令执行分为多个阶段，每个阶段在一个时钟周期内完成，不同指令周期数可以不同

硬布线控制器时序信号：主状态周期-节拍电位-节拍脉冲

微程序控制器时序信号：节拍电位-节拍脉冲

时序信号控制方式：同步控制方式、异步控制方式、联合控制方式

微命令：控制部件通过控制线向执行部件发出各种控制命令

微操作：执行部件接收微命令后进行的操作

微指令：在一个CPU周期中，一组实现一定操作功能的微命令的组合

微程序：一条机器指令的功能是多条微指令组成的序列实现的，这个微指令序列称为微程序

相容性微操作：一个CPU周期内可以并行执行的微操作；相斥性微操作

微指令格式：水平型微指令（控制字段、判别测试字段、下地址字段）、垂直型微指令（指令功能简单，并行度差，实现一条微程序比水平型微指令编写的微程序长的多）

硬布线控制器：微操作控制信号C=指令操作码译码输出、时序信号、状态条件信号的逻辑函数

流水CPU：资源相关（争用同一部件冲突）（停顿一下再启动、增加存储器）、数据相关（SX锁RAW WAR WAW）（定向传送技术设置运算结果缓冲器）、控制相关（转移指令引起流水线断流）（延迟转移法、转移预测法）

6

总线：内部总线（CPU内部）、系统总线、IO总线

单总线结构、多总线结构

系统总线：

• 数据线（双向，传输数据）
• 地址线（单向，传送主存与设备的地址）：指定主存和IO设备接口电路的地址
• 控制线（指明数据传送方向，中断控制和定时控制）：提供主存、IO接口设备的控制信号和相应信号

信息传送方式：串行传送/异步通信（低位在前）、并行传送/同步通信（上高下低）

波特率：每秒钟传送的比特位bit数

对多个主设备提出的占用总线请求，一般采用优先级或公平策略进行仲裁，主方持续控制总线的时间称为总线占用期

按照总线仲裁电路的位置不同分为集中式仲裁和分布式仲裁

集中式仲裁：链式查询方式（对电路故障最敏感）、计数器定时查询方式、独立请求方式（相应时间最快）

总线的定时：同步总线定时协定、异步……、半同步……、周期分列式……

总线数据传送方式：读写操作，块传送操作，写后读、读修改写操作，广播、广集操作

PCI是一个与处理器无关的高速外围总线，又是至关重要的层间总线。采用同步时序协议和集中式仲裁策略，具有自动配置能力

PCI总线的基本传输机制是猝发式传送，利用桥可以实现总线间的猝发式传送，使所有的存取都按CPU的需要出现在总线上。PCI允许多条总线并行工作

8

为了与CPU交互信息的方便，在IO接口内部一般要设置一些可以被CPU直接访问的寄存器，称为端口

端口：命令口、状态口、数据口

端口编址方式：统一编址方式、IO独立编址方式

IO接口与外设间的数据传送方式：

• 无条件传送方式：速度极慢或简单的外围设备
• 应答方式（异步传送方式）：慢速或中速的外围设备
• 同步传送方式：高速的外设

CPU与IO接口的数据传送方式：

• 无条件传送方式
• 程序查询方式
• 程序中断方式
• DMA（直接内存访问）方式
• 通道和输入/输出处理器

中断是一种程序随机切换的方式，也叫异常

8.3